プリント基板のリンクサーキット

高速デジタル回路の基板設計が必要なお客様
(USB2.0 USB3.0 USB3.1 DDR2 DDR3 DDR4  PCIe GEN3等)

リンクサーキットでは、高速化が進むデジタル回路設計に関する研究テーマに取り組み、高速なデジタル回路を安定動作させることに成功しています。
信号の低電圧化、高速化が進んだことにより、電子回路を安定的に動作させるためには、信号品質の確保を念頭においたプリント基板設計が必須となっています。この実現のためには、回路設計者、基板設計者、基板製作(層構成・高周波基板材)の3つの立場の協調は欠かせません。

高速伝送線路の最適化と層構成

大規模なFPGAの出現により、差動90Ωや100Ω、シングル50Ωといった 特性インピーダンスをコントロールする信号の本数が増えています。BGAの大規模化で、プリント基板も8層、10層、12層といった高多層化が進んでいます。
これはストリップラインを使用する層が多くなりプリント基板の総厚が厚くなることを意味します。一方で、高速応答電源の使用や、機構上の制約で基板厚は薄くすることが求められます。これを最適化するために基板工場との綿密なコミュニケーションが必須となります。
薄い絶縁層を使うことでストリップラインの幅が細くなる。
しかし、電気的特性を満たして加工可能なライン幅にするにはある程度の絶縁層の厚さは確保されなければなりません。
また、加工可能なライン幅で基板総厚を薄くするためには、基板全体の層構成について綿密な打ち合わせを行いながら基板設計に着手しなければなりません。
リンクサーキットでは、電気的な要求を満たすために、その基板に適合した最適な層構成と連携工場を選択して基板設計を行っています。

等遅延配線と層構成

「等遅延配線=等長配線」となるように層構成を決定します。
遅延時間を考慮してその時間から各層ごとに配線長を決めることも可能ですが、チェックが複雑となってしまうため、あまりお勧めできません。
それではどのようにしたら等遅延配線=等長配線が可能になるのでしょうか。
同一バイトレーンのラインは同一層で配線するというのも解決策ですが、どの層のストリップラインも同じ条件となるように層構成を選択することで、「等遅延配線=等長配線」とすることができ、チェックも容易に行えるので最も安全な解決策であると考えます。
このように基板設計を行うことで、特性インピーダンスの測定の種類も減らすことができ 結果的に低価格に基板製作を行うことができます。
リンクサーキットでは、電気的な要求を満たすためにその基板に適合した最適な層構成と、それが製作可能な連携工場を選択してコミュニケーションを密に基板設計を行っています。


◆技術紹介(得意分野)

◆実績紹介

◆発表論文

他の分野の公開論文に関しては「公開技術論文」ページをご覧ください。